
Standard Machines
Teaching AI to Design Chips
Informazioni
Descrizione dell’azienda in inglese
We build environments and evaluations to train and evaluate models on advanced chip design.
Temi
- Sede
- San Francisco, CA, USA
- Batch YC
- Summer 2026
- Stato
- Attiva
- Fase
- Fase iniziale




